# 整理番号:00J00924

## 拒絕理由通知書

特許出願の番号

特許出願人代理人

特願2000-087408

起案日

平成16年 1月26日

特許庁審査官

右田 昌士

適用条文

原 謙三 様

第29条第2項

RECEIVED FEB. 0 3, 2004 HARA KENZO PATENT

9513 2X00

この出願は、次の理由によって拒絶をすべきものである。これについて意見が あれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

## 理由

この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において 頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用 可能となった発明に基いて、その出願前にその発明の属する技術の分野における 通常の知識を有する者が容易に発明をすることができたものであるから、特許法 第29条第2項の規定により特許を受けることができない。

(引用文献等については引用文献等一覧参照)

請求項1

引例1-3

請求項2-4 引例1-5

備考

請求項1について

引例2に開示されている、半導体層-金属層の積層をTFT部と容量部との両 方に設ける製法、及び、引例3に開示されている、半導体層まで達するスルーホ ールを設ける製法を引例1において採用し、請求項1に係る発明とすることは、 当業者にとって容易である。

### 請求項2-4について

引例4に記載されている端子部の保護膜を除去する製法、及び、引例5に記載 されている保護膜上に平坦化膜を設ける製法を引例1において採用し、請求項2 -4に係る発明とすることは、当業者にとって格別に困難なこととは言えない。

## 引用文献等一覧

引例1:特開平11-109406号公報 引例2:特開平6-208137号公報

	. विकास कर के किया है। इस कर के कर के किया के किया के किया की की किया की किया की किया की	· 型線//	
			at Cucas
	4650		
		•	
. M			
2 Ag		÷	
	1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -		
	4.		
- m			V
			1
	The first second of the second		7
	•		
		71 - 48	
		Se.	
•			
	•		
		*	1
	. :		
			- v. - wy - cg
			\$   
The state of the s	ران المستقد ا		

引例3:特開平4-257229号公報 引例4:特開平6-102528号公報 引例5:特開平10-68971号公報

なお、この拒絶理由に不明な点がある場合、又は、この案件について面接を希望する場合は、特許審査第1部光デバイス(光制御) 右田(特許庁内線3293)までご連絡下さい。

## 先行技術文献調査結果の記録

・調査した分野 IPC第7版 G02F1/1362

G02F1/1343

G02F1/1333

G02F1/1345

G02F1/13 , 101

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。

•

*3* 

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-102528

(43)Date of publication of application: 15.04.1994

(51)Int.CI.

GO2F 1/136 HO1L 29/784

(21)Application number: 04-248454

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

18.09.1992

(72)Inventor:


HOSHINO ATSUYUKI


### (54) PRODUCTION OF THIN-FILM TRANSISTOR MATRIX

### (57)Abstract:

PURPOSE: To lead out the terminals of bus lines with one time of photolithography stage in the process for production of a thin-film transistor matrix.

CONSTITUTION: This process for production is so constituted as to have a stage for forming gate electrodes 2 and gate bus lines 3 connected thereto on a transparent insulating substrate 1, a stage for forming gate insulating films 5a, 5b, 5c of a multilayered structure including the insulating film serving as an etching stop layer at the time of etching a protective film in regions exclusive of the ends of the gate bus lines 3, a stage for forming the protective film 12 over the entire surface after the element formation and forming a mask 13 having apertures 14a to 14d in pixel electrode forming regions, the ends of the gate bus lines and the ends of drain bus lines on the protective film 12 and a stage for depositing a transparent conductive film over the entire surface after removal of the protective film 12 by etching from the aperture and forming the pixel electrodes 15a to be connected to source electrodes 10a, gate bus line contact parts 15b and drain bus line contact parts 15d.





### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

			8- <u>5</u> 1 - 7		and the state of t	7	Zeren
_			* .	usti sti Turkinin si			
						•	
							•
		, ,					
			marinista de la compania de la comp La compania de la co	and the second			
			**************************************				
\$	• 0	esta esta esta esta esta esta esta esta					
			audite				
¥.			e digitalis				
			en l'Arthur L'i		, who is		
			inger in de la service de la company. La company de la com				
<b>*</b> , * · · ·					V		
		A STATE OF THE STA		0			
			1 4 5 A 3 A 3 A 3 A 3 A 3 A 3 A 3 A 3 A 3 A	* * * * * * * * * * * * * * * * * * *	e de la companya de l		
i.					· · · · · · · · · · · · · · · · · · ·		
		A Control	The wife	* * * *	- 15: 		, Å
	X X X		Maria Cara Cara Cara Cara Cara Cara Cara		the state of the s		
			of Brownian	± 10 × 10 ×	•		
					0.00	San Rei for	
† 6.7.				•			- 2
						•	All September 1
*							
h."							
		The second second	er en	*			
		بالمراجع والمراجع وا					
					0.5		
					t1 4		
	٩.				र्केश दूर्ण । व्यक्तिर दूर्ण ।		
	1				a jeta z ta		*
	. *	**			· · · · · · · · · · · · · · · · · · ·	e e	
	•				* * * * * * * * * * * * * * * * * * * *		
			•		ક્રમ્યું કહેલું ક્ર•્		**************************************
					et or age¥er or or o		
					***		4
			•				
		100					- 64
		•					Mr. mary
= 6							9
							1
) <u>*</u>	t .		0.40				
				· ·		-	
						*	
			4				
				fo			
• 0):							
1.1778	and the same of the same of	*	1.4		- X -	Army Soly Server	
					-		

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-102528

(43)公開日 平成6年(1994)4月15日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 2 F 1/136 H 0 1 L 29/784 500

9018-2K

9056-4M

H01L 29/78

311 A

審査請求 未請求 請求項の数3(全 8 頁)

(21)出顧番号

特願平4-248454

(22)出願日

平成 4年(1992) 9月18日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 星野 淳之

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一


## (54)【発明の名称】 薄膜トランジスタマトリックスの製造方法

## (57) 【要約】

【目的】 薄膜トランジスタマトリックスの製造方法に関し、バスラインの端子出しを1回のフォトリソグラフィー工程で行う方法の提供を目的とする。

【構成】 透明絶縁性基板1上にゲート電極2とそれに接続するゲートバスライン3を形成する工程と、保護膜エッチングの際エッチングストップ層となる絶縁膜を最上層または中間層とする多層構造のゲート絶縁膜5a,5b,5cをゲートバスライン3端部を除く領域に形成する工程と、素子形成を行った後、全面に保護膜12を形成し、保護膜12上に画素電極形成領域、ゲートバスライン端部及びドレインバスライン端部に開孔を有するマスク13を形成する工程と、開孔から保護膜12をエッチングして除去した後、全面に透明導電膜を堆積してソース電極に接続する画素電極15a,ゲートバスラインコンタクト部15b,ドレインバスラインコンタクト部15b,ドレインバスラインコンタクト部15b,ドレインバスラインコンタクト部15d を形成する工程を有するように構成する。

### 第1の実施例を示す工程順平面図と断面図(その2)



### 【特許請求の範囲】

【請求項1】 透明絶縁性基板(1) 上に形成され,マト リックス状に配置された薄膜トランジスタと、該薄膜ト ランジスタのゲート電極(2) に接続するゲートバスライ ン(3) と、ドレイン電極(10b) に接続するドレインバス ライン(11)と、ソース電極(10a) に接続する画素電極(1 5a) と, 該画素電極(15a) と絶縁膜(5a, 5b)を介して対 向する補助容量バスライン(4) を有し. 該薄膜トランジ スタは透明絶縁性基板(1) 上にゲート電極(2) , ゲート 絶縁膜(5a, 5b, 5c), 動作半導体膜(6), ソース・ドレ 10 イン電極(10a, 10b)が順に積層され、該ゲートバスライ ン(3) と該ドレインバスライン(11)は絶縁膜(5a, 5b, 5 c)を介して交差する薄膜トランジスタマトリックスの製 造において,透明絶縁性基板(1)上にゲート電極(2)と それに接続するゲートバスライン(3) を形成する工程 と、保護膜エッチングの際エッチングストップ層となる 絶縁膜を最上層または中間層とする多層構造のゲート絶 縁膜(5a, 5b, 5c)を該ゲートバスライン(3) 端部を除く 領域に形成する工程と, 該ゲート絶縁膜(5a, 5b, 5c)上 に動作半導体膜(6). ソース電極(10a), ドレイン電極 20 (10b) 及び該ドレイン電極(10b) に接続するドレインバ スライン(11)を形成する工程と、全面に保護膜(12)を形 成した後, 該保護膜(12)上に画素電極形成領域, ゲート バスライン(3) 端部, ドレインバスライン(11)端部に開 孔を有するマスク(13)を形成する工程と, 該開孔から該 保護膜(12)をエッチングして除去した後、全面に透明導 電膜を堆積してソース電極(10a) に接続する画素電極(1 5a) , ゲートバスラインコンタクト部(15b) , ドレイン バスラインコンタクト部(15d) を形成し、その後、マス 工程を有することを特徴とする薄膜トランジスタマトリ ックスの製造方法。

【請求項2】 前記ゲート絶縁膜のエッチングストップ. 層(5b)を酸化シリコン膜とし、前記保護膜(12)を窒化シ リコン膜とすることを特徴とする請求項1記載の薄膜ト ランジスタマトリックスの製造方法。

【請求項3】 透明絶縁性基板(1) 上に形成され、マト リックス状に配置された薄膜トランジスタと、該薄膜ト ランジスタのゲート電極(2) に接続するゲートバスライ ン(3) と、ドレイン電極(18b) に接続するドレインバス ライン(19)と、ソース電極(18a) に接続する画素電極(2 1)を有し、該薄膜トランジスタは透明絶縁性基板(1)上 にゲート電極(2), ゲート絶縁膜(5), 動作半導体膜 ·(6), ソース・ドレイン電極(18a, 18b)が順に積層さ れ, 該ゲートバスライン(3) と該ドレインバスライン(1 9) は絶縁膜(5) を介して交差する薄膜トランジスタマト リックスの製造において,透明絶縁性基板(1)上にゲー ト電極(2) とそれに接続するゲートバスライン(3) を形 成する工程と, 該ゲートバスライン(3) 端部を覆う樹脂

る工程と, 薄膜トランジスタのソース電極(18a) 、ドレ イン電極(18b), 及び該ソース電極(18a) に接続する画 素電極(21)を形成した後、全面に保護膜(12)を形成する 工程と、該ゲートバスライン(3) 端部に開孔を有するマ スク(22)を形成する工程と, 該開孔から該保護膜(12)及 び該ゲート絶縁膜(5) をエッチング除去し、つづいて該 樹脂膜(20)をエッチング除去することによりゲートバス ライン(3) 端部を露出する工程とを有することを特徴と する薄膜トランジスタマトリックスの製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は薄膜トランジスタ (以 下, TFTと称する) マトリックスの製造方法に関す る。

【0002】近年、アクティブマトリックス駆動方式の 液晶ディスプレイやエレクトロルミネッセンスパネルが 使用されるようになった。アクティブマトリックスとし て薄膜トランジスタマトリックスが使用されている。

【0003】液晶表示ディスプレイは、表示画面に欠陥 発生のないものが求められており、そのため、欠陥が発 生しにくい構造及び製造方法が強く要望されている。さ らに、工数の削減が要望されている。

#### [0004]

【従来の技術】アクティブマトリックス駆動方式の液晶 ディスプレイは、ドット表示を行う個々の画素に対応し てマトリックス状にTFTを配設することにより, 各画 素にメモリ機能を持たせて、コントラスト良く多ライン の表示を可能としている。

【0005】このような液晶ディスプレイは、多数のゲ ク (13) 上の透明導電膜を該マスク (13) とともに除去する 30 ートバスライン、ドレインバスライン、補助容量バスラ インを、X方向及びY方向に向けて配設し、これら各バ スラインに駆動電圧を順次印加して、各バスライン交差 部付近に配置したTFTを選択駆動することにより、所 望の画素をドット表示するように構成している。

> 【0006】図5(a)~(c) はTFTマトリックスの平 面略図と断面図であり、(a) は平面略図、(b) はA-A 断面図、(c) はB-B断面図を示し、1はガラス基板、 2はゲート電極、3はゲートバスライン、4は補助容量 バスライン, 5はゲート絶縁膜, 6は動作半導体膜, 7 40 はチャネル保護膜,8a,8bはコンタクト層,9aはソース 電極, 9bはドレイン電極, 12は保護膜, 16はTFT, 17 はドレインバスライン、21は画素電極を表す。

【0007】製造プロセスの概略は次の如くである。ガ ラス基板1上に例えばA1膜とTi膜を連続成膜し、マ スクを用いてそれをエッチングしてゲートバスライン3 及び補助容量バスライン4を形成する。次に、Ti膜を 成膜し、マスクを用いてそれをエッチングしてゲートバ スライン3に接続するゲート電極2を形成する。

【0008】次に,ゲート絶縁膜5として例えばSiN 膜(20)を形成した後、全面にゲート絶縁膜(5)を形成す 50 膜、動作半導体膜6として、例えばa-Si膜、チャネ

ル保護膜7として例えばSiN膜を,例えばプラズマC VD法により連続成膜する。

【0009】マスクを用いてチャネル保護膜7をエッチ ングし、ゲート電極2上にチャネル保護膜7を残す。全 面にコンタクト層8a、8bとなる例えばn・型a-Si 膜、ソース電極9a及びドレイン電極9bとなるTi膜を順 に成膜した後, マスクを用いてTi膜, コンタクト層. 動作半導体膜をエッチングして素子分離を行う。

【0010】全面に例えばMo膜を成膜し、それをパタ ーニングしてドレイン電極9bに接続するドレインバスラ イン17を形成する。次に、画素電極材となるITOを成 膜し、それをパターニングしてソース電極9aに接続する 画素電極21を形成する。画素電極21は補助容量バスライ ン4上に展延する。

【0011】次に、ゲートバスライン3、補助容量バス ライン4の端部のゲート絶縁膜5をエッチングして除去 し、ゲートバスライン3、補助容量バスライン4の端部 を露出する。

【0012】全面に保護膜12を形成した後、ゲートバス ライン17の端部に開孔を有するレジストマスクを形成 し、そのレジストマスクをマスクにして保護膜12をエッ チングして除去し、端子出しを行う。

【0013】このようにしてTFTマトリックスが完成 するが、従来、次のような問題が存在していた。

① ゲートバスライン3の端子出しをするために、ゲー ト絶縁膜5のフォトリソグラフィー工程と保護膜12のフ ォトリソグラフィー工程の2回のフォトリソグラフィー 工程を必要とする。

【0014】②画素電極材となるITOを成膜し、それ 30 をエッチングしてパターニングする際、エッチング残渣 を生じ、短絡の原因となる。

③ゲートバスライン3の端子出しをする時、下地のゲー ト電極はエッチングされないように、ゲート電極材料が 制限される。

## [0015]

【発明が解決しようとする課題】本発明は上記の問題に 鑑み、ゲートバスライン3の端子出しをするために、1 回のフォトリソグラフィー工程で済ますことにより、工 程を簡略にする方法を提供するものである。また、画素 電極の形成とバスライン端部のコンタクト部形成を同時 に行い、短絡などの生じない方法を提供するものであ る。また、ゲート電極の材料が制限を受けないエッチン グ方法を提供するものである。

## [0016]

【課題を解決するための手段】図1,図2は第1の実施 例を示す工程順平面図と断面図(その1),(その2)で あり、図3、図4は第2の実施例を示す工程順平面図と 断面図(その1)、(その2)である。

【0017】上記課題は,透明絶縁性基板1上に形成さ 50 ク22を形成する工程と、該開孔から該保護膜12及び該ゲ

れ、マトリックス状に配置された薄膜トランジスタと、 該薄膜トランジスタのゲート電極2に接続するゲートバ スライン3と、ドレイン電極10b に接続するドレインバ スライン11と、ソース電極10a に接続する画素電極15a と, 該画素電極15a と絶縁膜5a, 5bを介して対向する補 助容量バスライン4を有し、該薄膜トランジスタは透明 絶縁性基板1上にゲート電極2, ゲート絶縁膜5a, 5b, 5c, 動作半導体膜 6, ソース・ドレイン電極10a, 10bが 順に積層され、該ゲートバスライン3と該ドレインバス 10 ライン11は絶縁膜5a, 5b, 5cを介して交差する薄膜トラ ンジスタマトリックスの製造において、透明絶縁性基板 1上にゲート電極2とそれに接続するゲートバスライン 3を形成する工程と、保護膜エッチングの際エッチング ストップ層となる絶縁膜を最上層または中間層とする多 層構造のゲート絶縁膜5a.5b.5cを該ゲートバスライン 3端部を除く領域に形成する工程と、該ゲート絶縁膜5 a, 5b, 5c上に動作半導体膜 6, ソース電極10a, ドレ イン電極10b 及び該ドレイン電極10b に接続するトレイ ンバスライン11を形成する工程と、全面に保護膜12を形 ライン3,補助容量バスライン4の端部,ドレインバス 20 成した後. 該保護膜12上に画素電極形成領域,ゲートバ スライン3端部、ドレインバスライン11端部に開孔を有 するマスク13を形成する工程と、該開孔から該保護膜12 をエッチングして除去した後、全面に透明導電膜を堆積 してソース電極10a に接続する画素電極15a , ゲートバ スラインコンタクト部15b , ドレインバスラインコンタ クト部15d を形成し、その後マスク13上の透明導電膜を 該マスク13とともに除去する工程を有する薄膜トランジ スタマトリックスの製造方法によって解決される。

【0018】また、前記ゲート絶縁膜のエッチングスト ップ層5bを酸化シリコン膜とし、前記保護膜12を窒化シ リコン膜とする前記の薄膜トランジスタマトリックスの 製造方法によって解決される。

【0019】また、透明絶縁性基板1上に形成され、マ トリックス状に配置された薄膜トランジスタと、該薄膜 トランジスタのゲート電極2に接続するゲートバスライ ン3と、ドレイン電極18b に接続するドレインバスライ ン19と、ソース電極18a に接続する画素電極21を有し. 該薄膜トランジスタは透明絶縁性基板 1 上にゲート電極 2, ゲート絶縁膜5, 動作半導体膜6, ソース・ドレイ 40 ン電極18a, 18bが順に積層され, 該ゲートバスライン3 と該ドレインパスライン19は絶縁膜5を介して交差する 薄膜トランジスタマトリックスの製造において、透明絶 縁性基板1上にゲート電極2とそれに接続するゲートバ スライン3を形成する工程と、該ゲートバスライン3端 部を覆う樹脂膜20を形成した後、全面にゲート絶縁膜5 を形成する工程と、薄膜トランジスタのソース電極18a , ドレイン電極18b , 及び該ソース電極18a に接続す る画素電極21を形成した後、全面に保護膜12を形成する 工程と、該ゲートバスライン3端部に開孔を有するマス

ート絶縁膜5をエッチング除去し、つづいて該樹脂膜20 をエッチング除去することによりゲートバスライン3端 部を露出する工程とを有する薄膜トランジスタマトリッ クスの製造方法によって解決される。

#### [0020]

【作用】本発明では、保護膜エッチングの際エッチング ストップ層となる絶縁膜を最上層または中間層とする多 層構造のゲート絶縁膜5a, 5b, 5cをゲートバスライン3 端部を除く領域に形成している。そのため、 画素電極形 成領域の保護膜をエッチングする際、ゲート絶縁膜が過 10 ゲートバスライン3.3a 端部及び補助容量バスライン4. 度にエッチングされることがなく, 画素電極と補助容量 バスライン間に形成される補助容量を正確に抑えること ができる。

【0021】画素電極15a はリフトオフ法により形成さ れるから、エッチング残渣の生じることがない。この 時,保護膜12上に画素電極形成領域,ゲートバスライン 3端部、ドレインバスライン11端部に開孔を有するマス ク13を形成することにより, 画素電極15a , ゲートバス ラインコンタクト部15b , ドレインバスラインコンタク ト部15d を形成するのであるから, バスラインの端子出 20 しは1回のリソグラフィー工程で済む。しかも、画素電 極の形成と同時に行うことができるから、工数の削減と

【0022】また、ゲート絶縁膜のエッチングストップ 層5bを酸化シリコン膜とし、保護膜12を窒化シリコン膜 とすれば、エッチング選択比を大きくできる。また、透 明絶縁性基板1上にゲート電極2とそれに接続するゲー トバスライン3を形成した後、ゲートバスライン3端部 を覆う樹脂膜20を形成するようにすれば、ゲートバスラ ト絶縁膜エッチングのエッチングストップ層となるか ら、ゲートバスラインの材料は制限を受けない。 [0023]

【実施例】図1(a) ~(i) は第1の実施例を示す工程順 平面図と断面図 (その1) で, a,d, g は平面図, b, e, h はA-A断面図, c, f, i はB-B断面図であり, 図2(j)~(q) は第1の実施例を示す工程順平面図と断 面図 (その2) で, j, nは平面図. k, oはA-A断面 図, I, pはB-B断面図, m, qはC-C断面図である。 て説明する。

## 【0024】図1(a)~(c)参照

DCマグネトロンスパッタ装置を用い、洗浄等の表面処 ·理を施したガラス基板1に厚さ 100nmのA1膜3、4と 厚さ50nmのTi膜3a, 4aを連続成膜し, 燐酸と弗酸を 含む混合液をエッチャントとしてレジスト膜 (図示せ ず) をマスクにしてウエットエッチングを行い, ゲート バスライン3, 3a 及び補助容量バスライン4, 4a を形成 する。その後、レジスト膜を剥離し洗浄する。

C13 +C12 ガスをエッチャントとしてレジスト膜 (図示せず) をマスクにしてRIEによりエッチングを 行い, ゲートバスライン3. 3a に接続するゲート電極2 を形成する。その後、レジスト膜を剥離し洗浄する。 【0026】次に、酸素及び窒素雰囲気中で、ガラス基

板 1 を約 300℃に加熱してプラズマをたてることによ り、ゲート電極2の表面を酸化させ、厚さ約20nmのT i O2 膜2aを形成する。

【0027】図1(d)~(f)参照

4a 端部を覆う金属マスクを用いて、全面にプラズマC VD法により、ゲート絶縁膜5a, 5b, 5c, 動作半導体膜 6, チャネル保護膜7を連続成膜する。

【0028】第1層目のゲート絶縁膜5aは、例えば厚さ 300nmのSiN膜, 第2層目のゲート絶縁膜5bは, 例え ば厚さ50nmのSiOz膜,第3層目のゲート絶縁膜5c は、例えば厚さ50nmのSiN膜、動作半導体膜6は例 えば厚さ15nmのa-Si膜,チャネル保護膜7は例え ば厚さ 140nmのSiN膜である。

【0029】上記SiN膜5a, 5c, 7は, SiH4とN H3 の混合ガス雰囲気で、SiO2膜5bはSiH4 とN 2 Oの混合ガス雰囲気で、a-Si膜6はSiH4 のガ ス雰囲気で成膜する。

【0030】図1(g)~(i)参照

次に、ゲート電極2上のチャネル保護膜7上にレジスト 膜(図示せず)のパターンを形成する。このパターンは ゲート電極2の両側から約1μmづつ狭いパターンとな るようにする。

【0031】このレジスト膜をマスクにして弗化アンモ イン3端部の端子出しの際、樹脂膜20が保護膜及びゲー 30 ニウム系のエッチング液でSiN膜7を選択的にをエッ チングし,チャネル保護膜 7 を形成する。その後,レジ スト膜を剥離し洗浄する。

> 【0032】PH3 をドープしたSiH4 の雰囲気中に おいて、プラズマCVD法により例えば厚さが50mmの n<sup>+</sup> 型a-Si膜8a, 8bを形成し、引き続きDCスパッ 夕法により、例えば厚さが50nmのTi膜9a、9bと、例 えば厚さが 300nmのA I 膜10a, 10bを形成する。

【0033】その後、ソース・ドレイン電極形成用のレ ジスト膜(図示せず)を形成し、それをマスクにしてB 以下, これらの図を参照しながら, 第1の実施例につい 40 С13 + С12 ガスをエッチャントとするRIEにより Al膜, Ti膜, n\*型a-Si膜, a-Si膜6のエ ッチングを行い、コンタクト層8a、8b、ソース電極9a、 10a 及びドレイン電極9b, 10b を形成して素子分離を行 うとともに、ドレイン電極10b に接続するドレインバス ライン11を形成する。このようにしてTFTが形成され るが、次いで、レジストマスク30を剥離洗浄し、続いて TFT特性の保護膜として、SiN膜12を全面に形成す

【0034】図2(j)~(m)参照

【0025】次に,厚さ 100nmのTi 膜 2 を成膜し,B 50 Si N膜12上に,画素電極形成領域,ゲートバスライン

3端部、補助容量バスライン4端部、ドレインバスライ ン11端部に開孔を有するレジストマスク13を形成し、そ れをマスクにしてCF4 +O2 を用いるケミカルドライ エッチング (CDE) により、SiN膜12をエッチング して画素電極形成領域に開孔14a . ゲートバスライン3 端部に開孔14b . 補助容量バスライン 4 端部に開孔14c , ドレインバスライン11端部に開孔14d を形成する。

【0035】この時, 画素電極形成領域ではゲート絶縁 膜の最上層のSiN膜5cもエッチングされるが、その下 のSiO2 膜5bがエッチングストップ層として作用す る。この時、SiO2 に対するSiNのエッチング選択 比は20以上である。したがって、第1層目のゲート絶 緑膜であるSiN膜5aは完全に残る。

【0036】図2(n)~(q)参照

全面にスパッタ法により、例えば厚さ 300nmの I T O 膜 を成膜し、ソース電極10a に接続する画素電極15a. ゲ ートバスライン3端部に接続するコンタクト部15b. 補 助容量バスライン4端部に接続するコンタクト部15c. ドレインバスライン11端部に接続するコンタクト部15d を形成したのち、レジストマスク13上のITO膜はリフ トオフ法によりレジストマスク13とともに除去する。

【0037】このようにして、各バスラインの端子出し を画素電極の形成と同時に1回のフォトリソグラフィー 工程により形成することができる。画素電極はリフトオ フ法により形成されるので、エッチング法によるような エッチング残渣はなく、短絡の生じる危険がない。

【0038】また、画素電極15a と補助容量バスライン 4の間にゲート絶縁膜のSiN膜5aとSiO2 膜5bが完 全に残るので、補助容量は正確に定まる。なお、第1の 実施例ではエッチングストップ層5bをゲート絶縁膜5a~ 30 5cの中間層として形成したが、ゲート絶縁膜の最上層と して形成してもよい。

【0039】次に第2の実施例について説明する。図3 (a) ~(j) は第2の実施例を示す工程順平面図と断面図 (その1) で, a,d, g は平面図, b, e, h はA-A断 面図, c, f, i はB-B断面図, j はC-C断面図であ り、図4(k)~(r)は第2の実施例を示す工程順平面図 と断面図 (その2) で、k. oは平面図、l. pはA-A断 面図, m, qはB-B断面図, n, rはC-C断面図であ ついて説明する。

【0040】図3(a)~(c)参照

DCマグネトロンスパッタ装置を用い、洗浄等の表面処 ·理を施したガラス基板1に厚さ 100nmのA1膜3, 4と 厚さ50nmのTi膜3a、4aを連続成膜し、燐酸と弗酸を 含む混合液をエッチャントとしてレジスト膜(図示せ ず)をマスクにしてウエットエッチングを行い、ゲート バスライン3. 3a 及び補助容量バスライン4. 4a を形成 する。その後、レジスト膜を剥離し洗浄する。

C13 +С12 ガスをエッチャントとしてレジスト膜 (図示せず) をマスクにしてRIEによりエッチングを 行い、ゲート電極2を形成する。その後、レジスト膜を 剥離し洗浄する。

【0042】次に、酸素及び窒素雰囲気中で、ガラス基 板 1 を約 300℃に加熱してプラズマをたてることによ り、ゲート電極2の表面を酸化させ、厚さ約20nmのT iOz膜2aを形成する。ここまでの工程は、第1の実施 例と同じである。

【0043】図3(d)~(f)参照 10

> ゲートバスライン3, 3a 端部及び補助容量バスライン4. 4a 端部をポリイミド膜20で覆い、全面にプラズマCV D法により、ゲート絶縁膜 5、動作半導体膜 6、チャネ ル保護膜7を連続成膜する。ゲート絶縁膜5は、例えば 厚さ 400nmのSiN膜,動作半導体膜6は例えば厚さ1 5 nmのa-Si膜, チャネル保護膜7は例えば厚さ 140 nmのSiN膜である。

【0044】上記SiN膜5,7は,SiH4とNH3 の混合ガス雰囲気で、a-Si膜6はSiH4のガス雰 囲気で成膜する。 20

図3(g)~(j)参照

次に、ゲート電極2上のチャネル保護膜7上にレジスト 膜(図示せず)のパターンを形成する。このパターンは ゲート電極2の両側から約1μmづつ狭いパターンとな るようにする。

【0045】このレジスト膜をマスクにして弗化アンモ ニウム系のエッチング液でSiN膜7を選択的にをエッ チングし,チャネル保護膜7を形成する。その後,レジ スト膜を剥離し洗浄する。

【0046】PH3 をドープしたSiH4 の雰囲気中に おいて、プラズマCVD法により例えば厚さが50nmの n<sup>+</sup>型a-Si膜8a, 8bを形成し, 引き続きDCスパッ 夕法により、例えば厚さが50nmのTi膜9a、9bと、例 えば厚さが 300nmのMo膜18a, 18bを形成する。

【0047】その後、ソース・ドレイン電極形成用のレ ジスト膜 (図示せず) を形成し、それをマスクにしてB Cl3 + Cl2 ガスをエッチャントとするRIEにより Mo膜, Ti膜, n\*型aーSi膜, aーSi膜6のエ ッチングを行い, コンタクト層8a, 8b, ソース電極9a, る。以下, これらの図を参照しながら, 第2の実施例に 40 18a 及びドレイン電極9b: 18b を形成して素子分離を行 うとともに、ドレイン電極18b に接続するドレインバス ライン19を形成する。次いで、スパッタ法により、全面 に例えば厚さ 300nmの I T O 膜を成膜し、マスクを用い てそれをエッチングし、ソース電極18a に接続する画素 電極21及びドレインバスライン19端部にコンタクト部19 a を形成する。

【0048】図4(k)~(n)参照

全面に保護膜としてSiN膜12を形成した後その上に, 画素電極21上に開孔23a , ゲートバスライン3端部に開 【0041】次に, 厚さ 100nmのTi膜2を成膜し, B 50 孔23b, 補助容量バスライン4端部に開孔23c. ドレイ 9

ンバスライン19端部に開孔23d を有するレジストマスク 22を形成する。

【0049】図4(o)~(r)参照

レジストマスク22をマスクにしてBHF (緩衝弗酸) に よるエッチングにより、SiN膜12をエッチングする。 この時,画素電極21とドレインバスライン19端部では I TOが、ゲートバスライン3端部と補助容量バスライン 4端部ではポリイミド膜20がエッチングストップ層とし て作用する。その後ゲートバスライン3端部と補助容量 バスライン4端部の開孔から、ポリイミド膜20をCF4 +O2 をエッチングガスとしたCDEによりエッチング して除去し、ゲートバスライン3端部と補助容量バスラ イン4端部を露出し、コンタクトが取れるようにする。 【0050】このようにして、ゲートバスラインとドレ インバスラインの端子出しを1回のフォトリソグラフィ 一工程により形成することができる。端子出しのエッチ ングの時, ゲートバスライン3, 3a 上のポリイミド膜20 はエッチングストップ層として作用するので、ゲートバ スライン3, 3a はエッチングされない。

#### [0051]

【発明の効果】以上説明したように、本発明によれば、ゲートバスライン及びドレインバスラインの端子出しを1回のフォトリソグラフィー工程により確実に行うことができる。また、画素電極形成の際、エッチング残渣の生じないようにすることができ、エッチング残渣による短絡の発生を防止することができる。

【0052】また、ゲートバスラインの材料はエッチング条件の制限を受けないので、選択の自由度が大きくなる。

#### 【図面の簡単な説明】

【図1】(a)  $\sim$ (i) は第1の実施例を示す工程順平面図 と断面図(その1)で、a. d.g は平面図、b. e. h はA-A断面図、c. f. i はB-B断面図である。

【図2】(j)  $\sim$ (q) は第1の実施例を示す工程順平面図 と断面図(その2)で、j、nは平面図、k、oはA-A断面図、l、pはB-B断面図、m、qはC-C断面図である。

【図3】(a) ~(j) は第2の実施例を示す工程順平面図 と断面図(その1)で, a, d,g は平面図, b, e, h は *10* A-A断面図, c, f, i はB-B断面図, j はC-C断面図である。

【図4】(k)  $\sim$ (r) は第2の実施例を示す工程順平面図と断面図(その2)で、k. oは平面図、l. pはA-A断面図、m. qはB-B断面図、n. rはC-C断面図である。

【図5】(a) ~(c) はTFTマトリックスの平面略図と 断面図で、a は平面略図、b はA-A断面図、c はB-B断面図である。

#### 【符号の説明】

1は透明絶縁性基板であってガラス基板 2はゲート電極

#### 2aは酸化膜

- 3. 3a はゲートバスライン
- 4. 4a は補助容量バスライン
- 5, 5a, 5b, 5cはゲート絶縁膜

6は動作半導体膜であってa-Si膜

7はチャネル保護膜であってSiN膜

8a, 8bはコンタクト層であってn\*型a-Si層

20 9a, 10a はソース電極

9b. 10b はドレイン電極

11はドレインバスライン

**12**は保護膜であってSiN膜

13はマスクであってレジストマスク

14a ~14d は開孔

15a は画素電極

15b はゲートバスラインコンタクト部

15c は補助容量バスラインコンタクト部

15d はドレインバスラインコンタクト部

30 1611TFT

17はドレインバスライン

18a はソース電極

18b はドレイン電極

19はドレインバスライン

19a はドレインバスラインコンタクト部

20は樹脂膜であってポリイミド膜


21は画素電極

22はマスクであってレジストマスク

23a ~23d は開孔

[図1]


第1の実施例を示す工程順平面図と断面図(その1)




[図5]

(9)


## TFTマトリックスの平面略図と断面図






【図2】


# 第1の実施例を示す工程順平面図と断面図(その2)





【図3】

第2の 実施例を示す工程順平面図と断面図(その1)



【図4】

# 第2の実施例を示す工程順平面図と断面図(その2)

